这里是文章模块栏目内容页
边界扫描(JTAG)测试系统

        基于边界扫描(JTAG)测试系统,也称为Boundary Scan Test (BST)既可以独立运行,也可以集成于ICT与FCT一体运行。

常规的功能测试可能遇到一些局限性,如:

  1. 测试覆盖率较低,受产品固件限制,很多接口并未完全开放用于测试目的;

  2. 基于知识产权保护意识,一些通讯私有协议并不对外开放用于测试目的;

  3. 受电路板体积限制,并不能设置足够多的测试点,从而影响功能测试覆盖率;

  4. 缺乏对集成度高的大规模逻辑芯片的内部逻辑测试覆盖

    而通过引入边界扫描的测试技术则能解决一些问题与弊端,如

  1. 通过JTAG通用接口电路控制被测电路板状态

  2. 通过专用接口,自有逻辑算法设计避开私有协议

  3. 通过芯片级的扫描测试,减少对测试点的依赖

  4. 设计扫描算法,通过专用接口电路完成对大规模集成电路的数字逻辑测试覆盖,比如DDR,Flash等等

  5. 通过外围测试电路的搭建,同时也能完成外围电路的集成测试,如ADC、光耦隔离电路等等